「誰もやっていないことに挑む」。アクセルと慶應大・山﨑研究室が「RISC-V」で切り拓く次世代プロセッサ

基幹技術をソースコードレベルでフルスタック開発

——まずはじめに、山﨑研究室で取り組まれている研究内容について教えてください。

山﨑信行教授（以下、山﨑教授）：「過去25年以上にわたって、独自のCPUアーキテクチャ（RMTP系など）をはじめ、ネットワーク標準規格、OS、ハイパーバイザ、SoC/SiPの3D実装など、インフラ側の基幹技術をソースコードレベルでフルスタックで作ってきました。

例えば、2010年頃にはDRAMとCPUを三次元積層したマルチスレッドプロセッサを開発していました。ひとつの物理コアで8つの論理コアを優先度付きで同時実行し、さらにベクトルエンジンも載せるといったアーキテクチャです。他にも、過去にはヒューマノイドロボットの内部プロセッサやOS、ネットワーク部分を開発したり、宇宙開発用のプロセッサ設計なども手掛けています。とにかく『おもしろいこと』『誰もやっていないこと』に何でも挑戦するスタンスです」

——アクセルと山﨑研究室の共同研究は、どのような経緯でスタートしたのでしょうか？

水頭一壽（以下、水頭）：「弊社がプロセッサの要素技術研究に力を入れていこうと考えはじめた時期に、展示会で山﨑先生と再会したのがきっかけです。自社製品の開発はずっとやってきましたが、最先端の要素技術研究となると、やはり専門の研究室と組むのがベストだと考えていました。実は私自身が山﨑研究室の出身というご縁もあり、『何か一緒にできませんか』とお声がけさせていただいたかたちです」

山﨑教授：「そうでしたね。アクセルさんからRISC-Vコアのソースコードと、それを動かすためのFPGA評価ボードを提供してもらえることになり、じゃあそこにうちのアイデアを組み込んでみよう、と共同研究がスタートしました。かれこれ丸3年ほど一緒にやっています」

——共同研究において、両者の役割分担はどのようになっているのでしょうか？

山﨑教授：「大学研究のおもしろいところは、少々荒削りでも、新しい機能や冗長な機能をバンバン入れる点にあります。ある機能を入れようと思ったとき、未検証でも別の機能でリカバーできるなら入れちゃえ、と（笑）。だから、『チャレンジングなこと』をやるのが我々の役目です。一方で、アクセルさんは企業ですから『それはダメです。検証が通っていないものはLSIに入れたら絶対ダメです』とピシャリと止める。この『攻めの大学』と『堅い企業』の組み合わせが、非常に良いバランスを生んでいると感じています」

独自拡張「コンテキストキャッシュ」の実装を共同研究

——山﨑研究室では、これまで独自の命令セットアーキテクチャ（ISA）を開発してきましたが、今回RISC-Vを採用してみて、どのような印象を持たれましたか？

山﨑教授：「独自のISAを維持するのはコンパイラなどのエコシステムを含めて負担が大きいので、RISC-Vに乗っかるメリットは絶大です。ただ、アーキテクチャの専門家としてRISC-Vを見ると、機械語の教育などには向かない手強さもあります。

例えば、即値フィールドのビット配置です。中のマルチプレクサをなるべく少なくするために、昇順に並ばず別のビットが飛んで入ったりするんです。我々が授業で機械語を教える際、通常ならビット列をそのまま数値として読めるはずが、RISC-Vだとパズルのようにスワップさせないと解読できません。『本当にこんなことよく考えつくな』というくらい考え抜かれているんですが、教育用には少し癖が強いですね。

ただ、実際に昔ながらのMIPS系プロセッサのデコーダを変えながらRISC-V互換のプロセッサを作って論理合成してみると、プロセッサの面積がおおよそ3割くらい小さくなったんです。これには『なるほど、確かに効果がある』と実感しました。実用面では非常に強力なISAだと思います」

——現在、具体的にどのような技術を共同研究されているのでしょうか？

山﨑教授：「大きなテーマは、RISC-Vコアに『コンテキストキャッシュ』という機構を実装することです。通常、Linuxなどでコンテキストスイッチを行うと、レジスタ群の退避や復帰だけで約8,000クロックかかります。組み込み系のモーター制御などは2,000クロックほどで演算が終わるのに、その切り替えに8,000クロックもかかっては本末転倒です。

そこで通常の命令キャッシュやデータキャッシュとは別に、コンテキスト情報だけを専用にキャッシングする第三のキャッシュを設けました。これを使うと、あるスレッドがコンテキストキャッシュにバックアップされたり、別のスレッドとスワップしたりする動作が、わずか1〜4クロックで完了します」

——RISC-Vは基本的にシングルスレッドアーキテクチャですが、どのような効果があるのでしょうか？

山﨑教授：「おっしゃる通り、RISC-Vは物理コアに論理コアがひとつしかありません。しかし、このコンテキストキャッシュを足すことで、コンテキストスイッチの速度が劇的に速くなるため、オーバーヘッドをほぼゼロにできます。そうすると、シングルスレッドのプロセッサでもあたかも複数の論理コアがあるように見せかけることができ、トータルのスループットを上げられるんです。

産学官連携の研究が「実際の製品」になるロマン

——山﨑研究室では、RISC-V以外にも多数のプロジェクトを並行して進めていると伺いました。

山﨑教授：「例えば『ノンストッププロセッサ（完全不揮発プロセッサ）』があります。主記憶をMRAMなどの不揮発性素子にするのは昔からありますが、我々のプロセッサはCPUのパイプラインを構成する数万個のフリップフロップやキャッシュまですべて不揮発なんです。

どんなタイミングで電源が切れても、全てのフリップフロップとキャッシュと主記憶が同じタイミングで保存される（同期キャプチャされる）ように設計しています。例えば『1+2』の演算途中で電源が落ちても、パイプラインの中でその状態が保存されており、次に通電した瞬間にそこから演算を再開できます。

また、バックアップ中に電源が落ちてもデータが消えないよう、1ビットを2系統（デュアルバンク）で保持し、片方がバックアップ中でももう片方のバンクで動き続けられる無停止バックアップ機構も実装しています。太陽電池で動くIoT機器や宇宙機など、電源供給がシビアな環境での高信頼処理を狙った技術です」

——そうした環境は、学生の皆さんにとっても非常に刺激的ですね。

水頭：「いちばん大きいのは『自分たちが研究・開発したものが、最終的に実際の製品（モノ）になる』という点だと思います。コンピューターハードウェアの分野は、実際にチップを作るとなると莫大なお金がかかり、大学の中だけではシミュレーションで終わることも多いです。しかし、企業と組むことで、実際にLSIのチップになり世の中に出ていく。ハードウェアエンジニアにとって、自分が書いたRTLが物理的なモノとして出来上がり、動くのを見ることほど楽しいことはありません」

山﨑教授：「まさにその通りですね。我々としても、自分たちの研究成果が企業を通して実際の製品になり、世の中で使われるというのは大きな喜びです」

水頭：「我々企業としても、自社だけで要素技術の基礎研究をゼロから行うのはハードルが高いですが、大学の知見とパワーをお借りすることで、他社にはない『アクセル独自の強み』を持ったRISC-V製品を生み出すことができます。共同研究で培ったコンテキストキャッシュなどの要素技術を搭載したプロセッサを、近い将来、アクセルの製品事業として世に送り出したいと本気で考えています」

——最後に、今後の展望をお聞かせください。

山﨑教授：「私は純粋に『面白いこと』がやりたいから大学教授を続けています。RISC-Vのように世界中で使われているエコシステムを活用しながら、そこに自分たち独自のアーキテクチャや攻めた技術を組み込んでいくのは非常にエキサイティングです。今後もアクセルさんとぶつかり合いながら、世界を驚かせるような技術を作っていきたいですね」

水頭：「現在、具体的な製品化へ向けて、お客様と要件のすり合わせなどを進めている段階です。日本の半導体メーカーとして、ただ汎用のRISC-Vを使うのではなく、山﨑研究室との共同研究で生まれた唯一無二の技術を武器に、市場に新しい価値を提供していきたいと考えています」

※記事に掲載している会社名、各製品名は、一般に各社の商標または登録商標です。